



### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10313259 A

(43) Date of publication of application: 24 . 11 . 98

(51) Int. CI

H04B 1/26

(21) Application number: 09306223

(22) Date of filing: 07 . 11 . 97

(30) Priority:

10 . 03 . 97 JP 09 54386

(71) Applicant:

SONY CORP

(72) Inventor:

**OUGIHARA TAKAHIRO** 

# (54) HIGH FREQUENCY CIRCUIT


## (57) Abstract:

PROBLEM TO BE SOLVED: To provide a high frequency circuit that is suitable for a front end application of a receiver receiving pluralities of high frequency signals and where a changeover switch configuration among pluralities of blocks processing each high frequency signal is simplified so as to attain miniaturization and switches are formed integrally with other high frequency transistors(TRs) such as a GaAsFET.

SOLUTION: Each of pluralities of circuit blocks 21, 22 is provided with DC switch TRs Qs1, Qs2 for DC switch shutting a path of a DC bias current (i) supplied in a circuit block not selected based on a non-selection signal. A common load element Rss between the blocks is connected between sources of the TRs Qs1, Qs2 and a common level. In the case of a high frequency mixer circuit, an RF input terminal is used for each block and an LO input terminal and an IF output terminal are used in common for the blocks. Furthermore, each block includes DC switch TRs Qs1, Qs4 and has input output interrupt sections that shut a DC current path in the case of non-selection to sufficiently attain high frequency isolation between the input and output

#### terminals.

# COPYRIGHT: (C)1998,JPO



### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-313259

(43)公開日 平成10年(1998)11月24日

(51) Int.Cl.<sup>6</sup>

H 0 4 B 1/26

酸別記号

FΙ

H04B 1/26 В

С

審査請求 未請求 請求項の数13 OL (全 13 頁)

(21)出願番号

特願平9-306223

(22)出顧日

平成9年(1997)11月7日

(31) 優先権主張番号 特願平9-54386

(32)優先日

平9 (1997) 3 月10日

(33)優先権主張国

日本 (JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 扇原 孝浩

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

#### (54) 【発明の名称】 髙周波回路

# (57)【要約】

【課題】各高周波信号を扱う複数のブロック間の切替用 スイッチが、高周波トランジスタと一体形成できず、M MICの小型化ができない。

【解決手段】複数の各回路ブロック21, 22は、その ブロックが選択されないときは、非選択信号にもとづい て当該回路ブロック内を流れる直流バイアス電流iの経 路を遮断する直流スイッチ用トランジスタQsl, Qs2を それぞれ有する。当該トランジスタQs1, Qs2のソース に対し、ブロック間で共通な負荷素子Rssが共通電位と の間に接続さている。高周波ミキサ回路の場合、RF入 力端子は各ブロックごとに、LO入力端子とIF出力端 子は全プロック間で共通とする。また、各プロックは、 前記直流スイッチ用トランジスタを含み、非選択時の直 流電流経路を遮断し、入出力端子間の高周波絶縁性を十 分に達成する入出力遮断部をそれぞれ有する。



웨

20

【特許請求の範囲】

【請求項1】受信したRF信号が入力される回路ブロックを複数個有し、

前記複数の各回路ブロックは、そのブロックが選択されないときに、入力される非選択信号にもとづいて当該回路ブロック内を流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタをそれぞれ有する高周波回路。

【請求項2】前記直流スイッチ用トランジスタは、その ソースが回路ブロック間で相互に接続されて共通な負荷 素子を介して共通電圧の供給線に接続され、ゲートに前 記非選択信号が印加されたときに、前記直流バイアス電 流としてのドレインとソース間電流を遮断する請求項1 に記載の高周波回路。

【請求項3】前記直流スイッチ用トランジスタのドレインは、当該直流スイッチ用トランジスタと同じ回路ブロック内の高周波トランジスタのソースに接続され、

当該高周波トランジスタのソースと前記共通電圧の供給 線との間に、高周波接地用キャパシタが接続されている 請求項1に記載の高周波回路。

【請求項4】前記高周波トランジスタとして、ゲートに入力されたRF信号を増幅してドレイン側から出力する高周波増幅用トランジスタを有する請求項3に記載の高周波回路。

【請求項5】前記高周波トランジスタは、ガリウム砒素 電界効果トランジスタである請求項3に記載の高周波回 路。

【請求項6】RF信号を局部発振周波数信号と混合して IF信号を出力するミキサ回路ブロックをRF信号の周 波数帯域ごとに複数個有し、

前記ミキサ回路ブロックごとに、前記RF信号が入力されるRF入力端子を備え、

前記局部発振周波数信号を入力するLO入力端子、前記 IF信号を出力するIF出力端子それぞれが、全てのミ キサ回路ブロック間で共通化され、

前記複数のミキサ回路ブロックは、そのブロックに固有なRF信号が選択されないときは、入力される非選択信号にもとづいて当該ミキサ回路ブロック内を流れる直流バイアス電流の経路を遮断することによって、少なくとも前記RF入力端子に対する前記IF出力端子の高周波的な絶縁性を十分に高める入出力遮断部をそれぞれ有する高周波回路。

【請求項7】前記入出力遮断部は、ソースが回路ブロック間で相互に接続されて共通な負荷素子を介して共通電圧の供給線に接続され、ゲートに前記非選択信号が印加されたときに、前記直流バイアス電流としてのドレインとソース間電流を遮断する直流スイッチ用トランジスタを有する請求項6に記載の高周波回路。

【請求項8】前記ミキサ回路ブロックは、ドレインに電 源電圧が印加され、ソースが高周波接地用キャパシタを 50 介して前記共通電圧に接続され、ゲートに前記RF信号 と前記局部発振周波数信号が入力されたときにドレイン 側から前記IF信号を出力するミキサ用トランジスタを 有し、

前記入出力遮断部は、前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記ミキサ用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタを有する請求項7に記載の高. 周波回路。

【請求項9】前記ミキサ回路ブロックは、ドレインに接続された前記RF入力端子からRF信号が入力され、ゲートに前記局部発振周波数信号が入力されたときに、ソースからIF信号を出力するミキサ用トランジスタと、ドレインに電源電圧が印加され、ソースが高周波接地用キャパシタを介して前記共通電圧に接続され、ゲートが前記ミキサ用トランジスタのソースに接続され、当該ゲートに入力される前記IF信号を増幅してドレインから出力するIF増幅用トランジスタとを有し、

前記入出力遮断部は、前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記 I F 増幅用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタを有する請求項7に記載の高周波回路。

【請求項10】前記ミキサ回路ブロックは、前記ミキサ 用トランジスタのゲートと前記電源電圧供給線または前 記共通電圧供給線との間に接続され、ゲートに接続され た前記LO入力端子から入力した前記局部発振周波数信 号を増幅して前記ミキサ用トランジスタのゲートに出力 するLO増幅用トランジスタを更に有し、

30 前記入出力遮断部は、第2の前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記LO増幅用トランジスタに流れる動作電流を遮断する入力スイッチ用トランジスタを更に有する請求項8に記載の髙周波回路。

【請求項11】前記ミキサ回路ブロックは、前記ミキサ 用トランジスタのゲートと前記電源電圧供給線または前 記共通電圧供給線との間に接続され、ゲートに接続され た前記LO入力端子から入力した前記局部発振周波数信 号を増幅して前記ミキサ用トランジスタのゲートに出力 するLO増幅用トランジスタを更に有し、

前記入出力遮断部は、第2の前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記LO増幅用トランジスタに流れる動作電流を遮断する入力スイッチ用トランジスタを更に有する請求項9に記載の高周波回路。

【請求項12】前記ミキサ用トランジスタは、前記RF 入力端子に接続された第1のゲート電極と、前記局部発 振周波数信号が入力される第2のゲート電極とを有する デュアルゲート構造のガリウム砒素電界効果トランジス タである請求項8に記載の高周波回路。

3

【請求項13】前記直流スイッチ用トランジスタは、ガリウム砒素電界効果トランジスタである請求項7に記載の高周波回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、例えばダイバーシティーアンテナを有する受信装置または移動体通信の受信系等、複数の同一または異なる高周波信号を入力して、それぞれ増幅、周波数変換等の処理を行う高周波回路に関する。

# [0002]

【従来の技術】無線通信の分野における受信装置では、アンテナダイバーシティー、或いは周波数等が異なる複数のシステムへの対応を実現するために、そのフロントエンドである低雑音増幅器、ミキサ等を複数個予め用意しておき、その中から1経路を選択的に動作させ、他の経路を当該選択した経路から高周波的に遮断して使用する場合が多い。

【0003】この複数のシステム対応が要求される無線通信で、近年、目覚ましく発展しているものとして、携帯電話に代表される移動体通信がある。たとえば、国内においては、従来からの800MHz帯のアナログセルラーに加え、新たに800MHz帯および1.5GHz帯のディジタルセルラー(PDC)が実用化され、数年前からはパーソナルハンディフォンシステム(PHS)がサービスを始めている。また、海外では欧州、米国それぞれに種々な方式が存在する。このように、一言で移動体通信といってもそのシステムは多様であり、また、周波数の割り当ても異なる。そして、これらの複数のシステムによるサービスを1つの携帯端末で受けられるようにする技術開発も既に始まっており、近々商品化される状況にある。

【0004】複数のシステムの送受信を1つの端末で実 現しようとする場合、RF(Radio-Frequency) 段で最も 影響を受けるのはシステムによる周波数の相違である。 とくに、この周波数の相違の影響が受信系で最も大きい と考えられるのは、周波数変換を行なう初段ミキサ部で あり、通常、初段ミキサ部はシステム(使用する周波数 帯域)ごと分けて構成される。なぜなら、ミキサ部では イメージ帯やhalf I Fによる2次歪み抑圧のために、使 用帯域のRF信号のみを通過させる狭帯域な帯域通過フ ィルタをミキサ部前段に設ける必要があるからである。 一方、バッテリーにより駆動される携帯端末とって小型 化および低消費電力化を如何に図るかは重要な課題であ り、このため優れた髙周波特性を有し低消費電力化に有 利なGaAsMMIC (Monolithic microwave integrat ed circuits)によるミキサ部の開発が盛んに進められて いる。GaAsMMICでミキサ部を実現した場合、低 消費電力で優れた高周波特性を得ることができる周波数 帯域幅は比較的に狭いことから、この意味でも初段ミキ

サ部を周波数帯域ごとのブロックに分けて構成する必要 性は高い。

【0005】図9は、従来の複数システムの受信が可能 な初段ミキサ回路の構成例として、RF1とRF2とい った2つのRF信号を選択して周波数のダウンコンバー トが可能なデュアルバンド対応ミキサ回路のプロック図 を示す。この従来のミキサ回路100は、第1ミキサ回 路ブロック101と、第2ミキサ回路ブロック102 と、両ミキサ回路ブロック101,102のLO入力端 子LOin1 とLOin2 の間に接続され、図示せぬ局部発 振器からの発振信号 (LO信号) の入力方向を選択的に 切り替えるLO入力高周波スイッチ103と、ミキサ回 路ブロック101と102の出力端子IFoutlとIFou t2の間に接続されて、出力を切り替える I F出力高周波 スイッチ104とから構成される。そして、ミキサ回路 プロック101と102のRF入力端子RFinl とRF in2 には、それぞれ通過帯域の異なる狭帯域フィルタ1 05,106が入力を共通化して接続されている。

【0006】2つのミキサ回路ブロック101と102 のそれぞれは、ミキサ101a又は102aと、LOバ ッファアンプ101b又は102bと、IFアンプ10 1c又は102cとから構成される。

【0007】2つの高周波スイッチ103および104 は、それぞれGaAsのFETスイッチ或いはSiのダ イオードスイッチ等から構成されている。図10は、G a As FETを用いた高周波スイッチの一般的な構成例 を示す回路図である。この高周波スイッチは、入力端子 RFinに接続された入力結合容量Cinと第1の出力端子 R Fout1に接続された第1の出力結合容量Cout1との間 に、制御信号CTL1 がゲートに入力されて導通する第 1の転送スイッチ用FETQ1が接続されている。同様 に、第2の出力端子RFout2に接続された第2の出力結 合容量Cout2と前記入力結合容量Cinとの間に、制御信 号CTL1 と逆相の制御信号CTL2 がゲートに入力さ れて導通する第2の転送スイッチ用FETQ2 が接続さ れている。第1の出力結合容量Coutlと第1の転送スイ ッチ用FETQ1 との接続ノードには、接地電位との間 に、第2の制御信号CLT2によって導通する第3のF ETQ3 とRF接地用容量C3 とが直列接続されてい る。同様に、第2の出力結合容量Cout2と第2の転送ス イッチ用FETQ2 との接続ノードには、接地電位との 間に、第1の制御信号CLT1によって導通する第4の FETQ4 とRF接地用容量C4 とが直列接続されてい る。また、この高周波的に接地される2つの接続ノード 間、2つの転送スイッチ用FETQ1,Q2の接続点と接 地電位の間、および制御信号CTL1, CTL2 の各入力 経路に、それぞれ図示のように抵抗R40~R49が接続さ ている。このように構成された高周波スイッチでは、一 方の転送スイッチ用FETQ1またはQ2 が選択的に 導通状態に遷移すると、他方の転送スイッチ用FETが

20

らの電源電圧Vmが電源端子Vdd1, Vdd2 の何れか一方

非導通状態に遷移し、かつ出力端子側が高周波接地される。このため、入力端子RFinから入力される信号は、他方の出力端子側に漏洩することなく一方の出力端子に導かれて出力される。

【0008】ところで、無線通信の分野における受信装置では、上記したミキサ回路ブロック内の各種アンプといった異なる周波数帯域の信号増幅用のほか、例えばアンテナダイバーシティー等、同じRF信号を複数入力する受信機においても、フロントエンド増幅用等に様々な増幅器を内蔵している。

【0009】図11には、その最も簡単な例として1段の高周波増幅回路の基本構成を示す。また、図12には、入力が2系統ある受信装置において、図1の基本増幅回路を各回路ブロックに内蔵させた場合を例示する。図11に示す1段構成の高周波増幅回路110は、高周波増幅用トランジスタQ30、入力整合回路111、出力整合回路112、及びバイアス回路から構成されている。また、高周波増幅用トランジスタQ30のドレインバイアス電流安定化の手段として最も簡便で一般的な、ソース抵抗を利用した自己バイアス方式が採用されている。

【0010】電源端子Vddと接地電位との間に、負荷イ ンダクタレ、高周波増幅用トランジスタQ30およびソー ス抵抗素子Rs を直列に接続させている。電源端子Vdd と接地電位との間、高周波増幅用トランジスタQ30のソ ースと接地電位との間に、それぞれ高周波接地用キャパ シタC10, C11が接続されている。高周波増幅用トラン ジスタQ30のゲートは、そのドレインとの間に抵抗R3 0、接地電位との間に抵抗R31を有し、その分圧により バイアス電圧が設定されている。また、高周波増幅用ト ランジスタQ30のゲートとRF入力端子RFinとの間に 前記入力整合回路111、高周波増幅用トランジスタQ 30のドレインとRF出力端子Tout との間に前記出力整 合回路112が、それぞれ接続されている。なお、入出 力整合回路111,112については、通常インダクタ とキャパシタを使用したリアクティブ回路により構成さ れている。

【0011】図12は、2系統入力の受信装置の初段部をなす2つのブロック内に、図11の増幅回路を備えている場合を示す。この初段部120は、第1回路ブロック121、第2回路ブロック122を有し、それらの電源電圧供給経路を切り替える一般的な手段として、一方の回路ブロックのみ選択的にアクティブにする電源供給切替部123を備える。各回路ブロック121、122は、図11の基本構成を有し、各回路ブロックごとに、RF入力端子RFinl 又はRFin2と、RF出力端子RFout1又はRFout2、及び電源端子Vdd1又はVdd2が設けられている。この両電源端子Vdd1、Vdd2に、前記電源供給切替部123が接続され、これにより制御端子Cntに入力される制御信号に応じて電源入力端子Vddか

### [0012]

【発明が解決しようとする課題】ところが、例えば図9及び図12に例示した複数入力の受信装置では、特にブロック切替え手段をモノリシックIC化する際に、以下に示す課題があった。まず、図9に示す初段ミキサ回路100では、高周波スイッチ103,104が用いられているが、一般に、高周波スイッチでLO信号や1F信号の経路を十分に遮断するには、図10に示す如くスイッチ自体の構成が複雑になるうえ、配線のオーバラップ部分等が特性に影響することからスイッチの小型化が図り難い。このため、高周波スイッチでブロックを切り替えるといった従来構成の高周波ミキサ回路は、その小型化が図り難く、また集積化に適さないブロック構成であった。

に供給されるように切替え制御がなされる。

【0013】他方、図12に例示した回路120では、電源供給切替回路123等の手段を備え、これにより選択すべき経路に対応するブロックの電源端子に電源電圧を与え、他の未使用の電源端子をオフ即ち0Vにすることで入出力端子間を高周波的に遮断するが、このため特別に電源供給切替回路123等の手段を設ける必要があり、これがシステム設計上大きな負担となっていた。

【0014】このブロック選択のためのバイアス電流遮断機能を内部に備えた増幅回路としては、図13に示す回路が従来から知られている。この増幅回路130では、図11の基本構成にバイアス電流遮断機能を付加したものとなっている。すなわち、高周波増幅用トランジスタQ30のソースとソース抵抗Rsとの間に、直流スイッチ用トランジスタQsを挿入させ、そのゲートが抵抗R32を介してスイッチ端子SWに接続されている。

【0015】しかし、この増幅回路130をGaAsF ET集積回路においてモノリシックに実現しようとした 場合、以下の問題が生じる。増幅回路130を正電源の みで動作可能とするには、少なくとも高周波増幅用トラ ンジスタQ30をエンハンスメント型とする必要がある。 GaAsFETとして最も一般的なMESFETの場 合、その拡散電位は0.6 V~0.7 Vであることか ら、DC特性のほかに髙周波特性を考慮した現実的なピ ンチオフ電圧範囲は、せいぜい0.1V~0.3Vと非 常に狭く、製造プロセスのバラツキを考えると実用化は 難しい。一方、拡散電位が約1. 2 V と高い J F E T で あれば、ピンチオフ電圧範囲は少なくとも0.1V~ 0.6 Vを見込め、製造プロセスのバラツキを考慮して も実用化可能となる。ところが、現実の回路ではその動 作電圧マージンを考慮すると、ピンチオフ下限電圧を更 に高くする必要が生じる。

【0016】図14は、図13と同様なバイアス電流遮. 断機能を高周波ミキサ回路に適用して試作した場合における、変換利得のスイッチ端子電圧Vsw依存性を示すグ

ラフである。本試作例では、図13の直流スイッチ用トランジスタQsにGaAsJFETを用い、そのピンチオフ電圧は $O.1V\sim O.2V$ 程度、電源電圧 $V_m$ は 2.7Vである。図14より、変換利得は、スイッチ端子電圧Vswがオフ電圧であるOVから高くなると急峻な増加傾向を示し、この結果、オフ時の動作電圧マージンが極めて小さいことが分かる。

【0017】また、図15は、図14と同じ試作例にお いて、バイアス電流のスイッチ端子電圧Vsw依存性を測 定し、その結果をグラフ化したものである。図15にお いて、スイッチ端子電圧VswがOV付近のバイアス電流 は、図13の髙周波増幅用トランジスタQ30のゲートバ イアス電圧を生成する抵抗 R30及び R31内を、電源電圧 Vm側から流れる電流である。したがって、高周波増幅 用トランジスタQ30のドレイン電流成分は、グラフから 読み取ったバイアス電流値からスイッチ端子電圧Vswが 0 Vの時のバイアス電流値を差し引いたものにほぼ等し く、髙周波増幅用トランジスタQ30にドレイン電流が流 れ始めるときのスイッチ端子電圧は、バイアス電流が上 昇し始めるスイッチ端子電圧Vsw0 である。したがっ て、この電圧Vsw0 付近に髙周波増幅用トランジスタQ 30のピンチオフ電圧があり、グラフから、このピンチオ フ電圧を境に高周波特性が急峻に変化することが分か る。これに回路の動作電圧マージンを考慮し、このマー ジンを0.3 Vとした場合、ピンチオフ下限電圧として 少なくとも0. 4 V程度を見込む必要があり、この結 果、回路の動作電圧マージンを考慮したピンチオフ電圧 範囲が0.4V~0.6Vと、FETの拡散電圧に基づ くピンチオフ電圧範囲0.1V~0.6Vに比べ急に狭 くなってしまう。よって、製造プロセスのバラツキを考 慮すると、JFETであっても、図13に示す単一電源 回路を同一基板上にモノリシックに実現することは難し

【0018】本発明は、このような実情に鑑みてなされ、同一又は周波数等が異なる複数の高周波信号を受信可能な受信装置のフロントエンド用途に好適で、各高周波信号を扱う複数のブロック間の切替用スイッチ構成を簡易なものとして小型化を図り、また当該スイッチをGaAsFET等の他の高周波用トランジスタと一体に形成可能とした新たな構成の高周波回路を提供することを目的とする。

### [0019]

【課題を解決するための手段】上述した従来技術の問題 点を解決し、上記目的を達成するために、本発明の高周 波回路では、従来の高周波スイッチ、或いは電源切替え 機構に代えて、動作電圧マージンが広くできる構成のD Cスイッチを用い、しかも、このDCスイッチを、複数 の高周波信号入力に対応する複数の各回路プロック内に それぞれ内蔵させた。

【0020】すなわち、本発明の髙周波回路では、受信

したRF信号が入力される回路ブロックを複数個有し、前記複数の各回路ブロックは、そのブロックが選択されないときは、入力される非選択信号にもとづいて当該回路ブロック内を流れる直流バイアス電流の経路を遮断する直流スイッチ用トランジスタをそれぞれ有する。この直流スイッチ用トランジスタは、そのソースが回路ブロック間で相互に接続されて共通な負荷素子を介して共通電圧の供給線に接続され、ゲートに前記非選択信号が印加されたときに、前記直流バイアス電流としてのドレインとソース間電流を遮断する。また、前記直流スイッチ用トランジスタのドレインは、当該直流スイッチ用トランジスタのドレインは、当該直流スイッチランジスタと同じ回路ブロック内の高周波トランジスタのソースと前記共通電圧の供給線との間に、高周波接地用キャパシタが接続されている。

【0021】このような回路構成は、増幅回路、ミキサ 回路等の種々な高周波回路に適用できる。ミキサ回路の 場合、RF信号を局部発振周波数信号と混合してIF信 号を出力するミキサ回路ブロックをRF信号の周波数帯 域ごとに複数個有し、前記ミキサ回路ブロックごとに、 前記RF信号が入力されるRF入力端子を備え、前記局 部発振周波数信号を入力するLO入力端子、前記IF信 号を出力するIF出力端子それぞれが、全てのミキサ回 路ブロック間で共通化され、前記複数のミキサ回路ブロ ックは、そのブロックに固有なRF信号が選択されない ときは、入力される非選択信号にもとづいて当該ミキサ 回路ブロック内を流れる直流バイアス電流の経路を遮断 することによって、少なくとも前記RF入力端子に対す る前記IF出力端子の高周波的な絶縁性を十分に高める 入出力遮断部をそれぞれ有する。この場合の入出力遮断 部も、好ましくは、前述したと同様にブロック間で負荷 素子を共通化した構成を有する。

【0022】さらに具体的なミキサ回路の構成例とし て、例えば、前記ミキサ回路ブロックは、ドレインに電 源電圧が印加され、ソースが高周波接地用キャパシタを 介して前記共通電圧に接続され、ゲートに前記RF信号 と前記局部発振周波数信号が入力されたときにドレイン 側から前記IF信号を出力するミキサ用トランジスタを 有し、前記入出力遮断部は、前記直流スイッチ用トラン ジスタとして、ゲートに前記非選択信号が入力されたと きに前記ミキサ用トランジスタに流れる動作電流を遮断 する出力スイッチ用トランジスタを有する。また、他の 構成例として、例えば、前記ミキサ回路ブロックでは、 ドレインに接続された前記RF信号入力端子からRF信 号が入力され、ゲートに前記局部発振周波数信号が入力 されたときに、ソースからIF信号を出力するミキサ用 トランジスタと、ドレインに電源電圧が印加され、ソー スが髙周波接地用キャパシタを介して前記共通電圧に接 続され、ゲートが前記ミキサ用トランジスタのソースに 接続され、当該ゲートに入力される前記IF信号を増幅

してドレインから出力する I F 増幅用トランジスタとを有し、前記入出力遮断部は、前記直流スイッチ用トランジスタとして、ゲートに前記非選択信号が入力されたときに前記 I F 増幅用トランジスタに流れる動作電流を遮断する出力スイッチ用トランジスタを有する。

【0023】一般に、2つの異なる髙周波信号を混合す ると、広い周波数帯域内に種々の周波数成分が容易に生 成されることから、ミキサ用またはIF増幅用のトラン ジスタについて、そのサイズや構造によっては非導通時 に全ての周波数成分に対し高い絶縁性を確保することが 難しい場合がある。このため、ミキサ回路ブロック内の 入出力間で確実に高い絶縁性を確保するためには、LO 信号の入力経路を遮断して信号のミキシングそのものを 行なわないことが望ましい。この観点から、好ましく は、上記2つの具体的な構成例において、前記ミキサ回 路ブロックは、前記ミキサ用トランジスタのゲートと前 記電源電圧供給線または前記共通電圧供給線との間に接 続され、ゲートに接続された前記LO入力端子から入力 した前記局部発振周波数信号を増幅して前記ミキサ用ト ランジスタのゲートに出力するLO増幅用トランジスタ を更に有し、前記入出力遮断部は、第2の前記直流スイ ッチ用トランジスタとして、ゲートに前記非選択信号が 入力されたときに前記LO増幅用トランジスタに流れる 動作電流を遮断する入力スイッチ用トランジスタを更に 有する。

【0024】上述のように本発明をミキサ回路に適用し た場合、出力スイッチ用トランジスタにより、一般にG aAsFETを用いて構成されるミキサ用トランジスタ について、不使用時には、そのドレイン電流経路が遮断 されるので、当該ミキサ回路の入出力間高周波絶縁が充 分に確保され、ブロックの選択が実現可能となる。ま た、局部発振周波数信号の入力経路を入力スイッチ用ト ランジスタによりミキサ用トランジスタの入力と切り離 し、これによりミキシングそのものを止めることができ る。入出力遮断部は、基本的構成が、単一のFETと、 これに付随した数個の受動素子で構成されている。この ミキサ回路の場合を含め、本発明の髙周波回路では、入 出力遮断部の直流スイッチ用FETのソースが、ブロッ ク間で相互接続されて負荷素子を介して共通電位に接続 されているので、使用ブロック内から当該負荷素子に動 作電流が流れ込むため、不使用ブロック内でオフしてい る高周波トランジスタのソース電位が上昇し、これが当 該高周波トランジスタのピンチオフ電圧範囲を拡大する 方向に作用する。

# [0025]

【発明の実施の形態】以下、本発明に係る高周波回路 を、図面にもとづいて詳細に説明する。本発明は、前述 したように、少なくとも2以上の同一信号、又は周波数 帯域等が異なる信号を入力するシステムに対応可能な高 周波回路に関する。したがって、本発明を用いれば、3 入力、4入力或いはそれ以上の多入力システムに対応できるが、ここでは2入力の場合を例に、本発明を説明する。

10

# 【0026】第1実施形態

図1は、本発明の実施形態に係る2システム対応の高周 波ミキサ回路の構成を示すプロック図である。この髙周 波ミキサ回路1は、取り扱う周波数帯域が互いに異なる 2つのミキサ回路ブロック、即ち第1ミキサ回路ブロッ ク2と第2ミキサ回路ブロック3とをモノリシック化し て構成されている。第1ミキサ回路ブロック2は、固有 の周波数帯域のRF信号が入力されるRF入力端子RF inl を備え、ミキサ部2a、LOバッファアンプ2bお よびIFアンプ2c等から構成される。同様に、第2ミ キサ回路ブロック3は、固有の周波数帯域のRF信号が 入力されるRF入力端子RFin2 を備え、ミキサ部3 a、LOバッファアンプ3bおよびIFアンプ3c等か ら構成される。LOバッファアンプ2bおよび3bの入 力は共通化され、LO入力端子LOinに接続されてい る。 I F アンプ2 c および3 c の出力も共通化され、 I F出力端子 I Fout に接続されている。なお、LOバッ ファアンプ2b, 3bは、図示せぬ局部発振器の出力が 十分に大きな場合等にあっては省略できる。また、IF アンプ2 c, 3 c もそれ自体省略し、或いは後段に接続 されるIF信号処理回路等に内蔵させることができる。 ミキサ回路ブロック2と3のRF入力端子RFinl とR Fin2 に、通過帯域の異なる狭帯域フィルタ105と1 0.6が入力を共通化されて接続されていることは、従来 と同様である。

【0027】このように相互接続される各ミキサ回路ブロック2、3には、それぞれスイッチ端子SW1、SW2が設けられている。このスイッチ端子SW1 およびSW2は、図1では図示しない内蔵の入出力遮断部を動作させる非選択信号を受け付ける。入出力遮断部は、入力される非選択信号にもとづいてミキサ回路ブロック内を流れる直流バイアス電流の経路を遮断する。これにより、非選択なミキサ回路ブロック内で、そのRF入力端子(RFin1 又はRFin2)に対するIF出力端子IFou

t の高周波的な絶縁が十分に達成される。この結果、非 選択信号が入力されない選択ミキサ回路ブロックによっ て、周波数のダウンコンバートが行なわれる。入出力遮 断部の具体的な構成については、後述する。

【0028】ミキサ回路1は、これを具体的に実現するデバイスの種類に制約はない。但し、好適には、GaAsFETを用いてミキサ回路1を構成するとよい。なぜなら、GaAsFETを能動素子として用いるマイクロ波帯IC(MMIC)は、準マイクロ波帯以上を扱う移動帯通信用の高周波段のデバイスとして最も一般的であり、また、直流バイアス電流の遮断によって入出力間のアイソレーションを確保しやいすいからである。

【0029】図2は、GaAsFETのドレインバイア

50

ス電流遮断、即ちピンチオフ時における等価回路を示す。ここで、ゲート幅 Lw を  $200\mu$  m、バイアス条件 としては、ドレイン電圧 Vd とソース電圧 Vs を等しくし、ゲートとソース間電圧 Vgsを-1 V (但し、ピンチオフ電圧 Vpinchoff > Vgs) に設定する。この場合のゲート抵抗 Rg, ドレイン抵抗 Rd, ソース抵抗 Rs, ゲートとソース間容量 Cgs, ゲートとドレイン間容量 Cgd, ドレインとソース間容量 Cdsの各値は、それぞれ 7.50, 2.50, 2.50, 70f, 70f, 50f F程度である。そして、このときのソース接地におけるゲートとドレイン間のアイソレーションは、2GHzにおいて 20d B以上、また入出カインピーダンスは約600 公と高く、実用上問題のないレベルを確保することができる。各 RF端子間にFETを多段接続すれば、更にアイソレーションを向上させることが可能である。

【0030】図3は、GaAsFETのドレインバイアス電流を遮断して入出力間のアイソレーションを行なう入出力遮断部を付加した回路図である。トランジスタQsがミキサ用トランジスタQmのドレイン電流遮断用のDCスイッチング素子であり、端子SWの電圧によりトランジスタQsはオン/オフの動作が可能である。トランジスタQsがオフ時にはトランジスタQmのソース電位が上昇するためトランジスタQmがオフ、即ちピンチオフ状態となり、図2の等価回路に示すドレインバイアス電流遮断時のアイソレーションが実現される。なお、図3のおける符号Rssはドレイン電流を安定化させるソース抵抗素子、R01はゲートバイアス抵抗、R02はゲート直列抵抗、Cは高周波接地用キャパシタ、Lは負荷インダクタを示す。

【0031】以下、このGaAsFETのドレインバイアス電流遮断によってブロック選択(及びブロック間アイソレーション)を好適に実現した高周波回路の実施形態を、ミキサ回路と増幅回路を例として図面を参照しながら説明する。

#### 【0032】第1実施形態

図4は、第1実施形態に係る高周波ミキサ回路の回路図である。第1ミキサ回路ブロック2内に、デュアルゲート構造のミキサ用トランジスタQ11が設けられ、同様に、第2ミキサ回路ブロック3内にもデュアルゲート構造のミキサ用トランジスタQ12が設けられている。これら2つのミキサ用トランジスタQ11およびQ12は、そのドレイン同士が相互接続され、共通なIF出力端子IFout に接続されている。ミキサ用トランジスタQ11の第1ゲートはRF入力端子RFin1 に接続され、ミキサ用トランジスタQ12の第1ゲートはRF入力端子RFin2に接続されている。

【0033】ミキサ用トランジスタQ11とQ12に、LO 増幅用トランジスタQ13又はQ14が高利得化のためカス ケード接続されている。すなわち、LO増幅用トランジ スタQ13のドレインがミキサ用トランジスタQ11の第2

ゲートに接続され、同様に、LO増幅用トランジスタQ 14のドレインがミキサ用トランジスタQ12の第2ゲート に接続されている。なお、ミキサ用トランジスタQ11と LO増幅用トランジスタQ13との間に結合容量C1 、ミ キサ用トランジスタQ12とLO増幅用トランジスタQ14 との間に結合容量C2 がそれぞれ介在している。ミキサ 用トランジスタQ11, Q12の各第1ゲートは、それぞれ 抵抗R1 又はR2 を介して接地されている。同様に、ミ キサ用トランジスタQ11, Q12の各第2ゲートは、それ ぞれ抵抗R3 又はR4 を介して接地されている。各結合 容量C1, C2 とLO増幅用トランジスタQ13, Q14のド レイン間の接続ノードが、それぞれ電源電圧の供給端子 Vdd1 又はVdd2 に接続されている。LO増幅用トラン ジスタQ13, Q14は、その第1ゲートが共通なLO入力 端子LOinに接続され、それぞれ抵抗R5 又はR6を介 して接地電位に接続されている。LO増幅用トランジス Q14の第2ゲートは、それぞれ抵抗R7と 容量C3 、又は抵抗R8 と容量C4 を接地電位との間に 並列接続させて高周波的な接地がとられている。

【0034】ミキサ用トランジスタQ11, Q12のソース と接地電位との間に、出力スイッチ用トランジスタQ1 5, Q16とソース抵抗素子Rss1 との直列回路が、それ ぞれ接地容量C5 又はC6 と並列に接続されている。同 様に、LO増幅用トランジスタQ13, Q14のソースと接 地電位との間に、入力スイッチ用トランジスタQ17, Q 18とソース抵抗素子Rss2 との直列回路が、それぞれ接 地容量C7 又はC8 と並列に接続されている。これらス イッチ用トランジスタQ15, Q16, Q17およびQ18は、 シングルゲート構造を有している。スイッチ用トランジ スタQ15, Q17のゲートは、それぞれ抵抗R9 又はR11 を介して第1のスイッチ端子SW1 に接続され、スイッ チ用トランジスタQ16, Q18のゲートは、それぞれ抵抗 R10又はR12を介して第2のスイッチ端子SW2 に接続 されている。これら高抵抗R9 ~R12とスイッチ用トラ ンジスタQ15~Q18により、本発明の"入出力遮断部" が構成され、また、ブロック間で共通に設けられたソー ス抵抗素子Rss1, Rss2 は本発明の"負荷素子"に該当 する。

【0035】なお、図4において、入出力の整合回路等については省略してある。また、RF信号とLO信号のミキサ用トランジスタへの入力は逆、即ち第1ゲートにLO信号を入力し、第2ゲートにRF信号を入力してもよい。本実施形態の回路構成では、ミキサ部(ミキサ用トランジスタ)で変換利得を得ることができるため、IFアンプは特に設けていないが、更に変換利得を高めるため1Fアンプをミキサ部の後段に設けてもよい。

【0036】つぎに、このように構成される高周波ミキサ回路1の動作について、第1ミキサ回路ブロック2を選択し、第2ミキサ回路ブロック3を非選択とする場合を例に説明する。この場合、選択信号が第1ミキサ回路

12

ブロック2のスイッチ端子SW1 に印加され、選択信号と逆相の非選択信号が第2ミキサ回路ブロック3のスイッチ端子SW2 に印加される。このため、第1ミキサ回路ブロック2内の2つの直流スイッチ用トランジスタQ15, Q17がともに導通状態となり、第2ミキサ回路ブロック3内の2つの直流スイッチ用トランジスタQ16, Q18がともに非導通状態となる。

【0037】第1ミキサ回路ブロック2内では、ミキサ 用トランジスタQ11にはIF出力端子IFout から電源 電圧Vmによるドレインバイアス電流の経路が確保され 動作状態が整えられる。また、LO増幅用トランジスタ Q13についても、ドレインバイアス電流の経路が確保さ れ動作状態が整えられる。この状態で、LO入力端子L OinからLO信号が入力されると、LO信号はLO増幅 用トランジスタQ13で増幅され、結合容量C1 を介して ミキサ用トランジスタQ11の第2ゲートに入力される。 また、RF入力端子RFin1 からRF信号が入力され、 ミキサ用トランジスタQ11の第1ゲートに印加される と、このミキサ用トランジスタQ11によってRF信号が LO信号とミキシングされる。ミキサ用トランジスタQ 11の出力には、LO信号とRF信号の周波数の相違に応 じて、IF信号を含む種々の周波数の信号が現れIF出 力端子 I Fout に導かれる。以後は、この I F 出力端子 I Fout からの信号をローパスフィルタを通過させるこ と等によってIF信号が取り出される。

【0038】一方、第2ミキサ回路ブロック3は、2つのスイッチ用トランジスタQ16, Q18がともに非導通状態となることから、ミキサ用トランジスタQ12およびLO増幅用トランジスタQ14がともにドレイン電流遮断(ピンチオフ)状態となる。このため、第2ミキサ回路ブロック3の動作が停止されるとともに、図4に示すRF入力側のP1点、ミキシング出力側のP2点、およびLO入力側のP3点について、その相互間の高周波的なアイソレーションが充分に達成される。この結果、第2ミキサ回路ブロック3のRF入力端子RFin2に信号が入力されたとしても、これがIF出力端子IFoutからの信号に殆ど影響を及ぼすことがなく、システム間の干渉が実用上問題のないレベルまで低減される。

#### 【0039】第2実施形態

本実施形態は、図1の第1及び第2の高周波回路ブロック2,3の他の形態を例示するものであり、図1~図3は本実施形態においても適用される。

【0040】図5は、本実施形態に係る高周波ミキサ回路の回路図である。この高周波ミキサ回路10は、エンハンスメント型GaAsFETによる正電源電圧による動作が可能な2系統のRF入力端子をもった回路例を示すものであり、第1実施形態の場合と同様、整合回路等については省略してある。

【0041】本回路構成におけるミキサ用トランジスタ Q19、Q20は、シングルゲート構造を有し、ドレインと

ソース間に電圧を印加しないスイッチ型として用いてい る。すなわち、ゲートにLO信号を入力し、ソースとド レインの一方にRF信号を入力し、ソースとドレインの 他方からミキシング後の信号を取り出すように接続され ている。より詳しい接続関係を述べると、ミキサ用トラ ンジスタQ19、Q20のソースとドレインの一方にRF入 力端子RFin1 又はRFin2 が接続され、ミキサ用トラ ンジスタQ19、Q20のゲートに、第1実施形態と同様 に、デュアルゲート構造のLO増幅用トランジスタQ13 又はQ14が、それぞれ結合容量C1 又はC2 を介して接 続されている。LO増幅用トランジスタQ13又はQ14 は、その第1ゲートが共通なLO入力端子LOinに接続 され、第2ゲートが高周波接地用キャパシタC3 又はC 4 によって高周波的に接地されている。このLO増幅用 トランジスタQ13とQ14の第1及び第2ゲートのバイア ス電圧は、抵抗R5~R7のほかに、R21~R24に よって設定されている。ミキサ用トランジスタQ19, Q 20のソースとドレインの他方側は、抵抗R13又はR14を 介して接地電位に接続されるとともに、結合容量C9 又 はC10を介して、シングルゲート構造のIF増幅用トラ ンジスタQ21またはQ22のゲートに接続されている。こ の I F 増幅用トランジスタ Q21, Q22のドレインが共通 化され、この共通接続点がIF出力端子IFout に接続 されている。IF出力端子IFout から電源電圧Vmの 供給を受ける構成を採用していることは第1実施形態の 場合と同様である。このため、IF増幅用トランジスタ Q21、Q22のドレインと接地電位の間には2つの抵抗R 15とR16、又はR17とR18がそれぞれ直列接続され、そ の抵抗分割によってゲートバイアス点を設定している。 【0042】また、本実施形態のミキサ用トランジスタ Q19, Q20のゲートには、バイアス回路が接続されてい る。このバイアス回路では、バイアス供給点(この場 合、IF増幅用トランジスタQ21, Q22のゲート)と接 地電位との間に、負荷抵抗RL1またはRL2と、例えば2 OOμm程度とゲート幅Wg が比較的に大きなトランジ スタQ23またはQ24とがそれぞれ直列接続されている。 このトランジスタQ23, Q24のゲートとドレインは短絡 され、しかも容量C11又はC12を介して接地電位に接続 されている。また、このトランジスタQ23, Q24のゲー トは、高インピーダンス素子(ここでは、抵抗R19又は R20) を介してミキサ用トランジスタQ19またはQ20の

【0043】このようにバイアス回路を構成しているのは、本回路構成におけるミキサ用トランジスタQ19,Q20を、ドレインとソース間に電圧を印加しないスイッチ型として用いているからである。一般に、ドレインとソース間に電圧を印加せず、特性がゲートバイアス電圧に大きく依存する場合、バイアス回路として通常多用される電流帰還型を用いることはできない。スイッチ型のミキサ用トランジスタQ19,Q20は、その変換効率(ミキ

ゲートに接続されている。

30

15

シング効率)がゲートバイアス電圧 V ggに大きく依存し、例えばゲート閾値電圧 V thの製造上のバラツキによりゲートバイアス電圧 V ggが設定値からずれるとミキシングロスが発生する。このバイアス回路において、トランジスタ Q 23, Q 24のゲート幅 Wg と負荷抵抗 R L1, R L2を十分大きな値に設定すれば、ゲートバイアス電圧 V ggをゲート閾値電圧 V thに近づけ、しかもゲート閾値電圧 V thとともに変化させることができ、この結果、ミキシングロスの発生を有効に防止することができる。

【0044】本実施形態においても、第1実施形態とほぼ同様な構成の入出力遮断部を各ミキサ回路ブロック内に内蔵している。ただし、本実施形態の場合、ミキサ用トランジスタQ19、Q20にはドレイン電流が本来的に流れない構成としていることから、出力スイッチ用トランジスタQ15、Q16は、ミキサ用トランジスタQ19、Q20ではなく、IF増幅用トランジスタQ19、Q20のソースに接続させている。このIF増幅用トランジスタQ19、Q20のソースは、それぞれ容量C13又はC14を介して接地電位に接続されている。

【0045】本実施形態のミキサ回路は、正電源で対応可能なこと、バイアス回路によりゲートバイアス電圧Vggが最適化されたミキサ用トランジスタQ19,Q20のドレインまたはソース側からRF信号が入力されること、及びミキシング後の信号がIF増幅用トランジスタQ21,Q22で増幅されて取り出されること以外、その基本的な動作は第1実施形態とほぼ同様である。また、第1実施形態と同様な効果、即ちスイッチング端子SW1,SW2に入力される信号の論理状態に応じて、トランジスタQ15,Q17、トランジスタQ16,Q18の何れか一方のペアが選択的に非導通状態になって、その一方のミキサ回路ブロックの動作を停止させ、IF出力端子IFoutに対する髙周波的な絶縁が充分に達成される。

# 【0046】第3実施形態

本実施形態では、本発明がミキサ回路以外にも適用可能 なことを例示するため、2系統からなる1段構成の高周 波増幅回路について説明する。

【0047】図6は、この髙周波増幅回路の概略構成を示す回路図である。この髙周波増幅回路20は、図12に示す従来回路120の電源供給切替回路123に代えて、各ブロック内の基本構成にドレインバイアス遮断機能を付加したものである。図6における入力整合回路111、出力整合回路112、髙周波増幅用トランジスタQ30、ゲートバイアス抵抗R30、R31、髙周波接地用キャパシタC10、C11、負荷インダクタLの各構成は、従来と同様である。また、各ブロックごとに、RF入力端子RFinl 又はRFin2と、RF出力端子RFout1又はRFout2を備えることも従来と同様である。

【0048】本実施形態の高周波増幅回路20の2つの回路ブロック21,22が従来構成と異なる点は、高周波増幅用トランジスタQ30のソースと接地電位との間

に、直流スイッチ用トランジスタQsl又はQs2とソース抵抗素子Rssが直列接続され、しかもソース抵抗素子Rssがブロック間で共通化されていることである。つまり、第1及び第2回路ブロック21,22内の2つの直流スイッチ用トランジスタQsl,Qs2のソース同士が短絡され、その接続点と接地電位との間に上記ソース抵抗素子Rssが挿入されている。また、スイッチ端子が各回路ブロックごとに設けられ、各直流スイッチ用トランジスタQsのゲートは、それぞれゲート直列抵抗R32を介してスイッチ端子SWl又はSW2に接続されている。さらに、電源端子Vddと接地容量C10は一方の回路ブロック(図6では、第1回路ブロック21)にのみ設けられ、他方の回路ブロックの負荷インダクタLの一方端が、一方の回路ブロックの電源端子Vddに接続されている。

【0049】このような構成の高周波増幅回路20では、電源端子Vddに電源電圧Vmを供給し、選択的に一つの回路ブロックを動作させる。いま、例えば第2回路ブロック22のスイッチ端子電圧Vsw2をハイレベル、第1回路ブロック21のスイッチ端子電圧Vsw1をローレベルとする。これにより、第2回路ブロック22内の直流スイッチ用トランジスタQs2がオン、第1回路ブロック21内の直流スイッチ用トランジスタQs1がオフし、第2回路ブロック22内の高周波増幅用トランジスタQ30のみ、ドレインバイアス電流(動作電流)が流れる。この第2回路ブロック22が選択され、第1回路ブロック21が非選択となった状態では、RF入力端子RFin2に入力されるRF信号が、増幅後にRF出力端子RFout2から出力されるが、他方のRF出力端子RFout1からは増幅後の信号が出力されない。

【0050】この動作において、第2回路ブロック22内でオン状態にある直流スイッチ用トランジスタQs2から、動作電流iがソース抵抗素子Rssに流れる。この結果、他方の第1回路ブロック21内でオフ状態にある直流スイッチ用トランジスタQs1のソース電位が、図13に示すソース抵抗が共通化されてない単独の場合に比較して、ソース抵抗素子Rssの電圧降下分Vsだけ上昇する。これは、従来に比べ、オフ状態のトランジスタのゲートとドレイン間の電圧Vds(off)を相対的にVsだけ負電圧方向にシフトさせることを意味する。その結果、ローレベルのスイッチ端子電圧Vswlをハイレベルに遷移させたときに、回路ブロックの選択動作におけるオフ状態の動作電圧マージンが拡大される。

【0051】なお、先の説明では詳述しなかったが、前記第1及び第2の実施形態においても、高周波トランジスタのソースに直流スイッチ用トランジスタを接続し、そのソースをブロック間で短絡して負荷素子を介して接地する構成は、この第3実施形態と同様であり、同様な効果を奏する。第1実施形態ではミキサ用トランジスタQ11、Q12、第2実施形態ではIF増幅用トランジスタ

40

Q21, Q22が、本発明の"髙周波トランジスタ"に該当 する。

【0052】最後に、このオフ状態の動作電圧マージン 拡大を具体的な試作例において検証した結果について、 髙周波ミキサ回路への適用例において述べる。

【0053】図7及び図8に、上記図5の回路を試作し た場合における、変換利得のスイッチ端子電圧依存性を 示す。ここでの試作サンプルは、従来の課題を指摘した 際に用いた図14及び図15の場合と同様、デバイスは GaAsJFETであり、そのピンチオフ電圧Vpincho ffは0. 1V~0. 2 V程度であった。また、試作した 髙周波ミキサ回路10 (図5) におけるソース短絡点の 電位vs が1.2V~1.3Vとなるように、ソース抵 抗素子Rssl, Rss2 の抵抗値が設定されている。な お、本回路測定時の電源電圧Vmは2.7Vとした。

【0054】図7は、図5において第1ミキサ回路ブロ ック2をオフ状態、第2ミキサ回路ブロック3をオン状 態とし、第1ミキサ回路ブロック2においてスイッチ端 子SW1 の端子電圧Vswl を変化させたときの第2ミキ サ回路ブロック3での変換利得の推移を示すグラフであ る。パラメータとして、他方のスイッチ端子SW2 の端 子電圧 Vsw2 をとり、これが 2. 0 V と 2. 7 V の場合 を示している。このグラフより、変換利得が大きく減少 し始める端子電圧 V swl は 1. 3 V ~ 1. 4 V であり、 これはソース抵抗端電圧 vs とピンチオフ電圧の和に等 しく、従ってオフ時の動作電圧のマージン(Vswl - V pinchoff) は1 V以上確保できていることが判る。この オフ時の動作電圧マージンは、スイッチ端子SW2 の端 子電圧Vsw2 を 2. 7 Vから 2. 0 Vに下げても、これ に殆ど影響を受けていない。

【0055】図8は、第1ミキサ回路ブロック2をオ ン、第2ミキサ回路ブロック3をオフとし、第2ミキサ 回路ブロック3の端子電圧Vsw2 をオン方向に変化させ たときの第2ミキサ回路ブロック3での変換利得の推移 を示すグラフである。この変換利得は、オン状態のブロ ックの端子電圧Vswl に若干依存するものの、図7の場 合と同様、高周波特性はオフ時の端子電圧Vsw2 が1. 3 V~1. 4 V付近で大きく変化しており、これよりオ フ時の動作マージンが拡大して端子電圧Vsw2 が1V以 下であれば安定した高周波遮断特性が得られていること が判る。

【0056】この試作例では、オフ時の動作電圧マージ ンが1V以上確保できることから、オフ時の高周波遮断 特性を確保した上で、スイッチ動作の電圧マージン上限 を0.3 Vと仮定すれが、高周波トランジスタの下限ピ ンチオフ電圧は、余裕をみても-0.6 V程度までは許 容できる。したがって、髙周波トランジスタがMESF ETの場合のピンチオフ電圧範囲は-0.6V~+0. 3 V程度に、又、JFETの場合であれば-0.6 V~ +0.6 V程度に拡大できる。その結果、製造プロセス のバラツキを考慮しても、GaAsFET等、高周波特 性に優れるが拡散電位に基づくピンチオフ電圧範囲が狭 いデバイスから構成された髙周波回路について、その動

18

作が安定し、バイアス電流遮断機能のモノリシック化が 可能となる。

#### [0057]

【発明の効果】本発明に係る髙周波回路によれば、選択 回路ブロック内を流れる動作電流が共通ソースに接続さ れた負荷素子を流れるときの電圧降下によって、非選択 な回路ブロック内でオフ状態にある髙周波トランジスタ のピンチオフ電圧が拡大し、その結果、当該非選択回路 ブロックのオフ状態の動作電圧マージンが拡大する。こ のため、もともとピンチオフ電圧範囲が狭くバイアス電 流遮断機能のモノリシック化が困難であった高特性な高 周波デバイスを用いて、優れた特性の小型で高機能なM MICが種々実現可能となる。

【0058】また、本発明をミキサ回路に適用した場 合、例えばG a A s F E T 等のドレイン電流遮断時にお ける各端子間の高アイソレーション特性を利用すること 等によって、複数のRF周波数帯域に対応したマルチシ ステム対応型ミキサ回路を、高周波スイッチ等による複 雑な回路構成を必要とせず、簡単に省スペースで構成す ることが可能となる。

#### 【図面の簡単な説明】

【図1】本発明の実施形態に係る2システム対応の高周 波ミキサ回路の構成を示すブロック図である。

【図2】GaAsFETのドレインバイアス電流遮断、 即ちピンチオフ時における等価回路を示す。

【図3】GaAsFETに、そのドレインバイアス電流 を遮断して入出力間のアイソレーションを行なう入出力 遮断部を付加した回路図である。

【図4】本発明の第1実施形態に係る高周波ミキサ回路 の回路図である。

【図5】本発明の第2実施例に係る高周波ミキサ回路の 回路図である。

【図6】本発明の第3実施形態に係る高周波増幅回路の 概略構成を示す回路図である。

【図7】図5の回路を試作し第2ミキサ回路ブロックを 選択した場合、第2ミキサ回路ブロックの変換利得につ いて、その第1ミキサ回路ブロックのスイッチ端子電圧 依存性を示すグラフである。

【図8】図5の回路を試作し第1ミキサ回路ブロックを 選択した場合、第2ミキサ回路ブロックの変換利得につ いて、その第2ミキサ回路プロックのスイッチ端子電圧 依存性を示すグラフである。

【図9】従来のデュアルバンド対応ミキサ回路のブロッ ク図である。

【図10】GaAsFETを用いた高周波スイッチの一 般的な構成例を示す回路図である。

【図11】従来の高周波増幅器の基本構成を示す回路図

である。

【図12】入力が2系統ある従来の受信装置において、図11の基本増幅回路を各回路ブロックに内蔵させた場合の回路図である。

19

【図13】図11の基本構成にバイアス電流遮断機能を もたせた場合の回路図である。

【図14】図13と同様なバイアス電流遮断機能を高周波ミキサ回路に適用して試作した場合における、変換利得のスイッチ端子電圧Vsw依存性を示すグラフである。


【図15】図14と同じ試作例において、バイアス電流のスイッチ端子電圧Vsw依存性を測定し、その結果をグラフ化したものである。

#### 【符号の説明】


1…高周波ミキサ回路(高周波回路)、2…第1ミキサ 回路ブロック、3…第2ミキサ回路ブロック、2a, 3\*

\* a … ミキサ部、2 b, 3 b … L Oバッファアンプ、2 c, 3 c … I F バッファアンプ、2 0 … 高周波増幅回路 (高周波回路)、2 1 … 第 1 回路ブロック、2 2 … 第 2 回路ブロック、1 1 1 … 入力整合回路、1 1 2 … 出力整合回路、1 0 5, 1 0 6 … 狭帯域フィルタ、Q11, Q1 2, Q19, Q20 … ミキサ用トランジスタ、Q13, Q14 … L O増幅用トランジスタ、Q15, Q16 … 出力スイッチ用トランジスタ、Q17, Q18 … 入力スイッチ用トランジスタ、Q21, Q22 … I F 増幅用トランジスタ、Q23, Q24 … ゲートバイアス設定用トランジスタ、Q30 … 高周波増幅用トランジスタ、Qs1, Qs2 … 直流スイッチ用トランジスタ、Rss, Rss1, Rss2 … ソース抵抗素子(負荷抵抗)、RL1, RL2 … バイアス回路の負荷抵抗、R F in1, R F in2 … R F 入力端子、L O in … L O 信号入力端子、V dd…電源端子、S W1, S W2 … スイッチ端子。


【図1】



【図2】



【図3】



【図4】

